Auf dem Weg zur genauen Leistungsmodellierung von RISC-V-Designs