Multi-Core-Architekturen: Komplexität der Leistungsvorhersage und die Auswirkungen der Cache-Topologie